. (54) CHIP FOR FACE DOWN BONDING AND PRODUCTION THEREOF

(11) 57-73952 (A) (43) 8.5.1982 (19) JP

(21) Appl. No. 55-149404 (22) 27.10.1980


(71) HÍTACHI SEISAKUSHO K.K. (72) TOORU KAWANOBE(1)

(51) Int. Cl3. H01L21/92

PURPOSE: To make a chip for wire bonding for common use and to reduce production costs by a method wherein a metal conductive layer which is corrosion resistant and to be connected to the pad part of a wiring layer is formed and extended to the desired region on a passivation film and a bump is provided on the

conductive layer.

CONSTITUTION: A passivation film 4 (prasma nitrified film) is piled on the whole surface of a wafer 2 where a circuit element and a wiring layer 1 have been formed, while an opening is made in a bonding pad part. Next a conductive layer 6 consisting of, for instance, a Ti layer 7, a Cu layer 8 and a Ti layer 9 is deposited in order by evaporation and then coated with polyimide resins. After this, a mask 10 in which a bump hole 11 and the unnecessary region of the conductive layer 6 have been etched is provided. Next the whole region excluding the hole 11 is covered with a photoresist mask 12 and the exposed Ti layer 9 is etched. Then an Ni layer 13, an Sn layer 14 and a Pb layer 15 are plated in order. Next after the resist mask 12 is removed to form a bump 16 by means of heat processing, the unnecessary conductive layer 6 and the mask layer 10 are removed in order by etching them. By so doing, it becomes unnecessary to particularly design a chip for facing down, thus reducing production costs.



49 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57—73952

5)Int. Cl.³
H 01 L 21/92

識別記号

庁内整理番号 7638-5F 母公開 昭和57年(1982)5月8日

発明の数 2 審査請求 未請求

(全 4 頁)

分フェースダウンポンディング用チップおよび その製造方法

21特

頭 昭55-149404

23出

頭 昭55(1980)10月27日

包発 明 者 川野辺徹

小平市上水本町1450番地株式会 社日立製作所武蔵工場内 ひ発 明 者 宮本圭二

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

立出 頭 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

3代 理 人 弁理士 薄田利幸

明 組 4

発明の名称 フェースダウンポンディング用テップおよびその製造万法

特許請求の範囲

1. 製層部に回路架子を形成した基板と、この路板上に第1 絶縁膜を介して部分的に形成した配線層と、前記配線層の接続部以外の配線層部分および第1 絶縁膜を被う第2 絶縁膜と、一部が前記接機部と接触しかつ前記第2 絶縁膜上に延びる耐食性金属からなる導電層と、この導電層上に形成したパンプ電低とからなるフェースダウンボンディング用チップ。

2. ウェハ表層部に回路素子を形成した後、配銀層を形成し、さらに配銀層におけるポンディングパット 領域以外の路板表面をパッシベーション 膜で 被う工程と、一部がポンディングパッド上に 取るとともに他体がパッシベーション 膜上に延びる耐 女性金属の 導電層を形成し、かつ前記 導電層の他 温にパンプ電極を形成する工程とからなるフェースダウンポンディング用チップの製造方法。

発明の詳細な説明

本発明はフェースダウンポンディング用チップ およびその製造方法に関する。

半導体装置において、回路素子を形成したチャブの電塩と外部端子とを直接接続する構造が知られている。この接続はチャブの電極を形成した主面を下方に向けて外部端子に接続することから一般化フェースギウンポンディングと呼ばれている。フェースギウンポンディング用のチャブは番板の主面にパンプ電優と呼ぶ高く盛り上った電優を有しているが、このパンプ電磁は大きい程熱サイクルの舞台が長くなる符長を有している。この結果、パンプ電弧循環は広くならざるを得ない。

一万、チップの電低と外部端子とを細いワイヤで接続する万法としてワイヤポンディング万法が知られている。これは、ポンディングツールでワイヤを保持した後、被接級面にワイヤを熱圧者によって押し付けたり、あるいは超音反接動を生じさせながら圧着することによってワイヤの接続を図る万法である。この万法に用いるチップにあっ

ては、ワイヤが組いてとと接続即があまり大きくないことから電低(ポンディングパッドあるいはパッドとも呼ぶ)の大きさはたとえば100μm 程度と小さく、かつパッド関隔は最短で200μm 程度となる。この超果、パッド関隔が狭い過台は直接パッド上にパンブ電低を作ることはできないので、フェースメウンポンディング用チップとして使用できない。

他万、最近では顧客は個々の品種に対してフェースダウン用チップを提求することが多々あるが、ワイヤポンディング用チップを大量に生産している場合には、新たにフェースダウン用チップの設計およびその生産は経費が多く掛ることと、その必要量が少ない場合にはコスト高となり好ましくない。

したがって、本発明の目的はフェースダウン用 チップを安価に製造することにある。

とのような目的を達成するために本祭明は、 ゥェハ 表層部に回路業子を形成した後、配額着を形成し、さらに配線層におけるポンディングバッド

(3

そとで、とのウェハとの主面全域をブラズマナイトライド級からなるパッシペーション漢をで扱う。

つぎに、ポンディングパッド形取領収上のパッ ンペーション複もを部分的にエッチング除去して スルーホール 5を開ける。このスルーホール 5 は ワイヤポンディング用チップのポンディングパッ ド形取用のエッチング寸法よりも小さくてよい。

 設破以外の岳氏表面をパックペーション膜で扱う 工程と、一部がポンディングパッド上に数るとと もに他端がパッシペーション線上に延びる耐食性 会議の導電道を形成し、かつ前記導電道の他端に パンプ電値を形成する上程によってフェースダウ ン用チップを形成するもいであって、以下実施例に より本発明を説明する。

(4)

使に記した主禹よりも下灌となる。

つぎに、羽記専軍首も上に豺熱性関節であるポリイミト関節を虚布、ペークするとともに、パンプ軍権形成領域対応部と後に導軍艏6が不要となる領域対応部をエッチング除去し、数μmの厚さのマスク盲10を形成する。マスク階10にはパンプ電極形成領域対応部にパンプ孔11が第2図(b)で示すように形成される。

つきに、第2図(c)で示すように、パンプ孔11 部分以外のウェハ主面を奴μmの厚さのレジスト 雇12ではった後、パンプ孔11によって貸出す る導電層もの最上海のチェン層のをエッテング除 去し、貸出する製剤8上にめっきによって順次ニッケル層(Ni着)18、結層(Su層)14、鉛層 (Pb層)15をそれぞれ奴十μmの厚さに被着させる。

つぎに、レジスト届12を余去した後、加熱してSu 届14および Pb 届15を倍かしその扱い 張刀を利用して再3四(d)で示すように半田からなる100μm前後の高さの球状のパンプ電低16

特別昭57-73952(3)

を形成する(これをウエットバック処理と呼ぶ)。
つぎに、バンブ電医1 8 およびマスク度 1 0をマスクとして禁出する導電層 6 (Ti履7) 到層 8 , Ti 層 9)をエッチング除去する。この超果、それぞれ独立して残留する浮電屋 8 は各配線層 1 を対応するパンブ電低 1 8 に電気的に接続することになる。その後、マスク層 1 0 を除去し第 2 図(d)で示すようなウェバをとする。マスク層 1 0 は除去せず気すことも可である。さらに、ウェバ2を 所立プロック毎に切断分離して所望のチッブを得る。

このような万法によれば、ワイヤポンディング時に必要となるポンディングパッド部分から所望の位置に導進層を延任することができることから、フェースポンディング用のパンブ電値を所望の位置に形成することができる。したがって、このような万法でフェースダウンポンディング用チップを形成すれば、ワイヤポンディング用チップの製造工程のほぼ最終段階での工程を変更し、新たに数工程付け加えるだけでフェースダウンポンディ

(7)

さらに、本発明のチップにあっては、導電層は 配根層のどの場所で接続してもよい。

以上のように、本発明によれば、安価にフェースダウンポンディング用チップを製造することが てきる。

図面の簡単な説明


第1図は本発明の一実施例によるチップの製造工程を示す工程図、第2図(a)~(d)は同じく各製造工程でのウエハの一部の断面図である。


1 … 配線層、2 … ウエハ、4 … パッシベーション膜、6 … 導電層、10 … マスク層、11 … パンブ孔、12 … レジスト層、16 … パンブ電極。

代理人 弁理士 群 田 利(學・

(8)

중 1 제





THIS PAGE BLANK (USPTO)